SMICs N+3: 5-nm-Chips ohne EUV und die Hürden beim Yield

Der chinesische Chiphersteller SMIC ist beim Aufbau einer eigenen Halbleiterbasis sichtbar vorangekommen: Das Unternehmen hat die Serienfertigung von Chips der 5‑nm‑Klasse ohne EUV‑Lithografie aufgenommen. Der neue Fertigungsknoten N+3 ist damit der modernste Prozess in China. TechInsights bestätigte, dass Huaweis Kirin 9030 auf diesem Knoten entsteht – ein wichtiger Meilenstein auf dem Weg des Landes zu größerer technologischer Eigenständigkeit.

N+3 überspringt effektiv eine ganze Generation gegenüber dem früheren N+2, einem 7‑nm‑Verfahren, das Huawei bereits für seine Ascend‑KI‑Beschleuniger und andere Infrastrukturprodukte nutzte. Mit N+3 erreicht das Unternehmen eine höhere Transistordichte, obwohl modernste EUV‑Scanner aufgrund von Exportkontrollen nicht verfügbar sind. Allein dieses Ergebnis deutet auf beachtliche Prozessfindigkeit unter engen Rahmenbedingungen hin.

Der Verzicht auf EUV hat jedoch seinen Preis. Stattdessen setzt SMIC auf 193‑nm‑DUV‑Lithografie und komplexe Multi‑Patterning‑Schemata. Nach Angaben von TechInsights bringt die derart aggressive Skalierung der Metallisierung erhebliche Yield‑Probleme mit sich. Daraus ergibt sich mit hoher Wahrscheinlichkeit, dass die Produktion des Kirin 9030 operativ Verluste einfährt und ein beträchtlicher Anteil der Dies entweder verworfen oder in abgespeckten Varianten ausgeliefert wird.

Um die erforderlichen Strukturgrößen zu erreichen, soll SMIC auf Verfahren wie Self‑Aligned Quadruple Patterning zurückgreifen – in der Branche bekannt, im großen Maßstab jedoch berüchtigt schwierig und teuer. Die ingenieurtechnische Leistung ist bemerkenswert; zugleich deuten Analysten an, dass die Gegenwinde bei den Ausbeuten nicht verschwunden sind. Genaue Kennzahlen zur Prozessstabilität wurden nicht offengelegt.