Danny Weber
Según IMEC, los nodos sub-1 nm no estarán listos antes de 2034. Transistores nanosheet, CFET y empaquetado 3D impulsarán la Ley de Moore para IA y HPC.
Las tecnologías de fabricación por debajo de 1 nm no llegarán antes de 2034, según la hoja de ruta más reciente de IMEC. Las proyecciones del centro de investigación para el desarrollo de chips lógicos desde los años 2020 hasta 2040 confirman que la Ley de Moore sigue viva, aunque avanza a un ritmo mucho más lento que en el pasado.
A corto plazo, la atención está puesta en los transistores nanosheet de puerta envolvente (Gate-All-Around), con el nodo N2 de 2 nm como primer gran hito. Más allá, se perfilan nodos de clase angstrom como A14 y A10. Conviene aclarar que estos hitos indican cuándo deberían estar listas las tecnologías subyacentes, no cuándo llegarán los productos finales al mercado.
El salto a la fabricación sub-1 nm está previsto para alrededor de 2034. La innovación que lo hará posible serán los transistores CFET, que apilan los canales de tipo p y n. El primer nodo de esta familia, el A7 (0,7 nm), daría paso luego al A5 hacia 2036 y al A3 en 2040.
Más a largo plazo, la década de 2040 podría traer transistores FET 2D basados en materiales novedosos. IMEC proyecta que estos servirán de base para el nodo A2 (0,2 nm) alrededor de 2043, y es posible que las tecnologías por debajo de 0,2 nm surjan hacia 2046. Como es lógico, plazos tan lejanos tienen un carácter especulativo y están sujetos a cambios.
Pero los nuevos diseños de transistores no bastan para sostener el progreso. IMEC destaca la creciente importancia del empaquetado 2.5D y 3D, los chiplets, los materiales de interconexión avanzados, los reguladores de tensión integrados y una gestión más inteligente de la energía. En conjunto, se espera que todos estos elementos impulsen la próxima generación de aceleradores de IA, sistemas de computación de alto rendimiento y futuros procesadores.
© D. Novikov