TSMC dévoile le procédé A16 (1,6 nm) avec Super Power Rail

TSMC s’apprête à dévoiler son nouveau procédé A16, également désigné sous le nom de technologie 1,6 nm. Une étape qui marque une percée précoce dans ce que l’industrie nomme l’ère de l’angström. L’entreprise compte profiter du symposium VLSI 2026 pour détailler les avancées clés par rapport à sa génération 2 nm.

La grande innovation du A16, c’est son alimentation par la face arrière. TSMC l’appelle Super Power Rail (SPR). L’idée : libérer la face avant pour les connexions de signal, accroître la densité logique et réduire les chutes de tension, ce qui améliore l’efficacité de la distribution électrique. Selon le fondeur, ce schéma de contact par l’arrière préserve la densité de grille, la surface de la puce et la souplesse de dimensionnement des transistors aussi bien qu’une alimentation traditionnelle par l’avant.

L’A16 reprend les transistors à nanofeuillets déjà inaugurés avec le nœud N2, dans une version affinée. Face au N2P, cette technologie devrait offrir un gain de vitesse de 8 à 10 % à tension identique, ou une baisse de consommation de 15 à 20 % à performance égale. Côté densité, TSMC revendique un facteur d’augmentation allant jusqu’à 1,10, intégrant à la fois des gains en logique et en SRAM.

TSMC voit le A16 particulièrement bien adapté au calcul haute performance (HPC), grâce à un routage de signaux complexe et des grilles d’alimentation denses. En pratique, ce nœud se destine aux futures puces HPC, aux accélérateurs d’intelligence artificielle et à toute solution exigeant à la fois des performances élevées, une bonne efficacité énergétique et une intégration poussée.

La fabrication en volume du A16 est programmée pour le quatrième trimestre 2026. Les premiers produits commerciaux devraient néanmoins voir le jour plus tard, plutôt entre 2027 et 2028. Ce nœud vient compléter une gamme TSMC déjà riche, avec les A14, A13 et A12. L’A13 se présente comme une réduction de la puce A14, avec environ 6 % d’économie de surface, et une entrée en production prévue d’ici 2029. Quant à l’A12, il s’agit d’une extension de l’A14 intégrant le Super Power Rail.

Ces développements interviennent à un moment où la demande de puces pour l’IA explose et où TSMC accroît ses capacités de production. Dans le même temps, la pression concurrentielle se renforce : Intel recourt déjà à l’alimentation par la face arrière avec son nœud 18A et prépare les futurs 18A-P et 14A, sans oublier l’assemblage avancé de type EMIB. Pour TSMC, le lancement du A16 constitue donc une tentative de préserver son avance dans la course aux semi-conducteurs de pointe.