TSMCは、新たなA16プロセス（1.6nm技術とも呼ばれる）の詳細を公開する準備を進めている。これは、業界が「オングストローム時代」と呼ぶ領域への本格的な一歩となるものだ。2026年のVLSIシンポジウムでは、2nm世代からの進化を中心に、具体的な内容が明らかにされる予定である。
A16最大の特長は、バックサイド電源供給（裏面電源供給）だ。TSMCはこれを「スーパーパワーレール（SPR）」と名付けている。この方式により、チップ表面を信号接続に活用できるようになり、論理密度が向上するとともに電圧降下が抑制され、電源供給の効率が高まる。従来の表面電源供給と比較しても、ゲート密度やダイ面積、トランジスタ幅の柔軟性を損なわないとTSMCは説明する。
A16では、N2ノードで初めて採用されたナノシートトランジスタがさらに改良されている。N2P比で、同じ電圧なら8～10%の速度向上、同じ性能なら15～20%の消費電力削減を見込む。チップ密度は最大1.10倍に高まり、これは論理密度とSRAM密度の両方の向上によるものだ。
複雑な信号配線と高密度な電源グリッドを備えるA16は、高性能コンピューティング（HPC）に適しているとTSMCは見ている。これにより、将来のHPCチップやAIアクセラレータなど、高い性能と電力効率、高密度集積が求められるソリューションに適したノードという位置づけだ。
A16の量産開始は2026年第4四半期が予定されているが、実際の商用製品が市場に出るのはもう少し先の2027～2028年頃になりそうだ。A16は、TSMCのプロセスロードマップの中では、A14やA13、A12と並ぶ存在である。A13はA14のシュリンク版で、約6%の面積削減を実現し、2029年までに生産が始まる見通し。一方、A12はA14にスーパーパワーレールを組み込んだ派生版となる。
こうしたノードの進化は、AIチップ需要の急増とTSMCの生産能力拡大の中で重要性を増している。同時に、競争圧力も強まっている。インテルは既に18Aノードでバックサイド電源供給を採用しており、18A-Pや14Aといった将来ノードの開発に加え、EMIBなどの先進パッケージングにも注力している。TSMCにとってA16の投入は、次なる半導体微細化競争において、最先端技術のリードを維持するための布石といえるだろう。