Danny Weber
16:56 31-03-2026
© RusPhotoBank
Samsung planuje wprowadzić proces 1-nanometrowy do 2031 roku, wykorzystując technologię widełek dla większej gęstości tranzystorów. Dowiedz się o rozwoju półprzewodników i wpływie na efektywność energetyczną.
Samsung kontynuuje prace nad technologią litografii, planując wprowadzenie procesu 1-nanometrowego do 2031 roku. Rozwój tej technologii, nazywanej „półprzewodnikiem marzeń”, ma zakończyć się do 2030 roku. Nowe rozwiązanie pozwoli upakować więcej tranzystorów w tej samej powierzchni dzięki metodzie „widełek”, która dodaje nieprzewodzącą barierę między elementami GAA.
Obecne procesy 2-nanometrowe Samsunga wykorzystują technologię Gate-All-Around (GAA), która poprawia efektywność energetyczną poprzez rozszerzenie kanałów z trzech do czterech. W przypadku węzła 1-nanometrowego zastosowanie samego GAA byłoby mniej skuteczne, dlatego firma wprowadza schemat rozgałęzienia z „widełkami”, aby zmaksymalizować gęstość tranzystorów. W praktyce przypomina to zagęszczanie zabudowy: wolna przestrzeń jest redukowana, a nowe struktury zajmują ją, aby pomieścić więcej komponentów.
Wcześniej Samsung planował proces 1,4-nanometrowy, ale jego premiera została przesunięta na 2028 rok, prawdopodobnie aby skupić się na rozwoju technologii 2-nanometrowych. Technologia „widełek” może rozwiązać wcześniejsze problemy produkcyjne, ale ostateczna efektywność i skalowalność procesu 1-nanometrowego ujawnią się dopiero z początkiem masowej produkcji.
Poza tym Samsung nadal zmaga się z kwestiami efektywności energetycznej w swoich układach SoC, takich jak Exynos 2600. Na przykład ten chip pobiera do 30 W podczas testów Geekbench 6, co skraca żywotność baterii urządzenia w porównaniu z konkurentami używającymi Snapdragona. Przejście na ulepszone procesy 2-nanometrowe i ostateczne wdrożenie technologii 1-nanometrowej powinno pomóc w rozwiązaniu tych niedociągnięć i przygotować grunt pod przyszłe procesory mobilne.