IMEC:s nya färdplan: Under 1 nm processteknik först 2034

IMEC:s senaste färdplan visar att det dröjer till 2034 innan vi ser processteknik under 1 nm. Forskningscentrets prognoser för logikchipsutvecklingen sträcker sig från 2020- till 2040-talet och bekräftar att Moores lag fortfarande gäller – men utvecklingen går nu betydligt långsammare än förr.

På kort sikt ligger fokus på nanosheet Gate-All-Around-transistorer, med 2 nm N2-noden som den första stora milstolpen. Längre fram väntar ångströmklass-noder som A14 och A10. Det är viktigt att komma ihåg att dessa milstolpar anger när tekniken beräknas vara färdig, inte när färdiga produkter når marknaden.

Övergången till tillverkning under 1 nm är preliminärt satt till omkring 2034. Den möjliggörande innovationen är CFET-transistorer, som staplar p- och n-kanalstrukturer ovanpå varandra. Den första noden i denna familj, A7 (0,7 nm), väntas sedan följas av A5 omkring 2036 och A3 år 2040.

Om vi blickar ännu längre fram kan 2040-talet föra med sig 2D FET-transistorer baserade på nya material. IMEC räknar med att dessa kommer att utgöra grunden för A2-noden (0,2 nm) omkring 2043, och att teknik under 0,2 nm kan dyka upp runt 2046. Så långsiktiga prognoser är förstås spekulativa och kan komma att ändras.

Enbart nya transistordesigner räcker förstås inte för att hålla utvecklingen igång. IMEC betonar den växande betydelsen av 2.5D- och 3D-förpackningsteknik, chipletar, avancerade sammankopplingsmaterial, integrerade spänningsregulatorer och smartare kraftförsörjning. Tillsammans väntas dessa byggstenar driva nästa våg av AI-acceleratorer, högpresterande datorsystem och framtida processorer.