Sub-1-nm-Fertigungstechnologien sind laut der neuesten IMEC-Roadmap frühestens 2034 zu erwarten. Die Prognosen des Forschungszentrums zur Logikchip-Entwicklung von den 2020er- bis in die 2040er-Jahre belegen: Das Moore’sche Gesetz gilt weiterhin, doch die Fortschritte kommen langsamer als einst.
Im naheliegenden Fokus stehen Nanosheet-Gate-All-Around-Transistoren. Der erste große Meilenstein ist der 2-nm-N2-Knoten. Dahinter zeichnen sich mit A14 und A10 bereits Angström-Knoten ab. Entscheidend: Diese Meilensteine zeigen nur, wann die Basistechnologien reif sein sollen – nicht den Marktstart fertiger Produkte.
Der Übergang zur Sub-1-nm-Fertigung wird für etwa 2034 angesetzt. Ermöglichen sollen ihn CFET-Transistoren, die p- und n-Kanal-Strukturen vertikal stapeln. Innerhalb dieser Familie startet der A7-Knoten (0,7 nm), gefolgt von A5 um 2036 und A3 um 2040.
In den 2040er-Jahren könnten dann 2D-FET-Transistoren aus neuartigen Materialien Realität werden. IMEC zufolge könnten diese um 2043 den A2-Knoten (0,2 nm) tragen. Unter-0,2-nm-Technologien wären vielleicht 2046 machbar. Natürlich sind solche weit entfernten Zeitpläne spekulativ und können sich ändern.
Doch Transistordesigns allein werden den Fortschritt nicht tragen. IMEC betont auch die wachsende Rolle von 2.5D- und 3D-Packaging, Chiplets, fortschrittlichen Verbindungsmaterialien, integrierten Spannungsreglern und intelligenterer Stromversorgung. Zusammengenommen dürften diese Bausteine die nächste Generation von KI-Beschleunigern, Hochleistungsrechnern und künftigen Prozessoren antreiben.